Aktualność
Adrian Kotowski, Czwartek, 27 września 2018, 18:12

Karta do przyspieszenia obliczeń w centrach danych. Intel zaprezentował swoją nową konstrukcję Programmable Acceleration Card (PAC), przygotowaną do współpracy z wybranymi procesorami Xeon. Na pokładzie akceleratora znalazł się najwydajniejszych obecnie układ FPGA w ofercie Intela, który w pełni korzysta z zalet rozwiązania Acceleration Stack i może przyspieszyć szereg obliczeń z najróżniejszych segmentów, od kalkulacji finansowych, przez sztuczną inteligencję, na strumieniowaniu wideo kończąc.

Intel PAC to akcelerator korzystający z interfejsu PCIe x16, na którego pokładzie znalazł się układ FPGA Intel Stratix 10 SX, zawierający prawie 2,8 mln układów logicznych, których działanie można zaprogramować zgodnie z własnymi wymaganiami. Chip ma też 244 Mb (30,5 MB) zintegrowanej pamięci. Na pokładzie karty znalazło się ponadto miejsce na 32 GB pamięci DDR4 z korekcją błędów ECC i 2 GB pamięci flash SPI.

Intel PAC

Na liście interfejsów Intel wymienił wspomniane już PCIe x16, a także dwa interfejsy sieciowe QSFP28 z obsługą połączeń o szybkości 100 Gb/s oraz USB 2.0, za pomocą którego można przeprowadzać programowanie i debugowanie FPGA i zamontowanej pamięci flash. Całością zarządza natomiast kontroler BMC Intel MAX 10 FPGA. Ze względu na wygodę użytkownika możliwe jest zdalne aktualizowanie zarówno tego układu, jak i pamięci flash przypisanej do FPGA.

Intel PAC

Pierwszym partnerem Intela, który wprowadzi opisywany akcelerator do swojej oferty jest HP. Produkty mają być dostępne w pierwszej połowie 2019 roku. Cena sprzętu nie jest znana, ale można być pewnym, że tanio nie będzie.

Sprawdź ceny najpopularniejszych procesorów dostępnych w Polsce

Źródło: Intel
Ocena aktualności:
Ocen: 6
Zaloguj się, by móc oceniać
Promilus1984 (2018.09.27, 18:34)
Ocena: 5

0%
Czyli FPGA CPLD-like (MAX10 z konfiguracją załadowaną w wewnętrznym FLASH) zarządza FPGA klasycznym (który konfigurację zaciąga z zewnątrz). Ciekawa koncepcja :) Raczej drogie rozwiązanie, ale ciekaw jestem jak by wypadło w konkurencji z tensor cores i rt cores nvidii ;)
CzikiTikiTa (2018.09.27, 18:51)
Ocena: -2

0%
2.8mln szału nie robi ciekawe z jakim zegarem to mozna puścić
Namonaki (2018.09.27, 18:52)
Ocena: 5

0%
tylko do programowania takiego akceleratora potrzebny jest ktoś ze znajomością Verilog'a albo VHDL
a to nie jest już zbyt powszechne zajedzie ...
Edytowane przez autora (2018.09.27, 19:13)
Telvas (2018.09.27, 19:04)
Ocena: 9

0%
CzikiTikiTa @ 2018.09.27 18:51  Post: 1167145
2.8mln szału nie robi ciekawe z jakim zegarem to mozna puścić

Ale to jest do akceleracji fragmentów algorytmów - a nie do obsługi pełnego rozwiązania ;)
Poza tym ekwiwalent bramek nie jest też bardzo miarodajny - ważniejsze w takiej sytuacji jest raczej jak są zorganizowane bloki logiczne, bo może się okazać, że zaprojektujesz na tyle specyficzny algorytm, że wysycisz możliwości FPGA wykorzystując np. 1/3 bramek przeliczeniowych, bo zabraknie ci np. jakiegoś rodzaju rejestrów czy bloków wykonawczych.
Promilus1984 (2018.09.27, 19:29)
Ocena: 9

0%
Namonaki @ 2018.09.27 18:52  Post: 1167146
tylko do programowania takiego akceleratora potrzebny jest ktoś ze znajomością Verilog'a albo VHDL
a to nie jest już zbyt powszechne zajedzie ...

Nie wiem kto cię tak okłamał. Wysokopoziomowe narzędzia do FPGA też są. Np można wykorzystać matlaba, a można napisać w opencl.
Poza tym ekwiwalent bramek nie jest też bardzo miarodajny

Ktoś was okłamał, że logic element to jest bramka. To nie jest bramka, bo jest tam z reguły multiplekser, przerzutnik, LUT i parę bramek.
Edytowane przez autora (2018.09.27, 19:32)
Krusz (2018.09.27, 19:38)
Ocena: -1

0%
Ciekawe ile wyciąga w ETH ;D
Jacek1991 (2018.09.27, 19:52)
Ocena: 0

0%
koszt tez pewnie zacny
mocu1987 (2018.09.27, 19:55)
Ocena: -2

0%
Kiedy taka wyjdzie do zwiekszenia wydajności w grach z RT? :) Pewnie kwestia czasu.
kaczy99 (2018.09.27, 20:01)
Ocena: 4

0%
Może kiedyś dojdzie do tego że takie karty będą podłączane w co lepszych pecetach pod kartą graficzną jako akceleratory różnego rodzaju zasobochłonnych dla CPU i GPU zadań, ale póki co wsparcie powszechnie wykorzystywanego oprogramowania jest zerowe, natomiast karty FPGA wykorzystuje się co najwyżej do badań czy kopania krypto-walut, przez co ich ceny również są zaporowe, a szkoda.
Programy takie jak adobe premiere, gry, a pewnie nawet przeglądarki internetowe mogły by zagospodarować taki układ by znacznie przyśpieszyć rożnego rodzaju operacje logiczne.
Edytowane przez autora (2018.09.27, 20:04)
Zaloguj się, by móc komentować
Aktualności
Tak może wyglądać chip w kolejnym Xboksie lub PS5. 112
Świetna wiadomość dla klientów. DRAMeXchange przygotował nowy raport na temat rynku pamięci DRAM. 21
Jest też kompatybilność z Adaptive Sync dla Pascali i Turingów. 38
Tak może wyglądać chip w kolejnym Xboksie lub PS5. 112
Alternatywa jest, ale do jej wprowadzenia potrzeba czasu. 102
Jest też kompatybilność z Adaptive Sync dla Pascali i Turingów. 38
Artykuły spokrewnione
Facebook
Ostatnio komentowane