AMD przedstawia hQ: kolejny etap realizacji architektury HSA

Przypomnijmy, że architektura HSA jest opracowywana przez konsorcjum firm z branży procesorów, a właściwie układów SoC. HSA ma ułatwić programowanie czipów, w których zwykły procesor jest tylko jedną z wielu maszyn obliczeniowych.

Parę miesięcy temu dowiedzieliśmy się, że jednym z filarów architektury HSA będzie technika hUMA, która pozwala CPU i GPU (a także innym systemom obliczeniowym) korzystać z jednolitej pamięci operacyjnej. Wyposażenie układu w taką funkcję otwiera sporo interesujących możliwości przed twórcami oprogramowania; albo raczej powoduje, że pożądane, ale trudne do zrealizowania rozwiązania stają się bardziej atrakcyjne. W jednolitej przestrzeni adresowej nie trzeba regularnie kopiować i przesyłać danych, jeśli chce się zlecić jakieś zadanie GPU. Technika hUMA daje równy dostęp do pamięci wszystkim rodzajom systemów obliczeniowych w układzie SoC; nowa technika Heterogenous Queuing (hQ) umożliwia równorzędną komunikację między głównym procesorem a koprocesorami.

W dotychczasowym modelu główny procesor jest uprzywilejowanym elementem, a komunikacja z koprocesorami, na przykład GPU, przebiega głównie w jednym kierunku.

Przede wszystkim kolejne zadania dla GPU są zawsze generowane przez procesor i zarządzane przez system operacyjny, który prowadzi kolejkę „prac” dla GPU. Fundacja HSA proponuje pozbyć się narzutu systemu operacyjnego i umożliwić GPU zlecanie zadań, zarówno sobie samemu jak i głównemu procesorowi.

Każdy dodatkowy procesor w układzie HSA będzie prowadził własną kolejkę zadań, do której aplikacje będą mogły się bezpośrednio odwoływać. Techniczna strona hQ polega na opisanych przez standard HSA pakietach danych, które umieszczone w odpowiednich lokalizacjach w pamięci będą tworzyć kolejkę zadań. Dlatego zintegrowana pamięć jest konieczna dla realizacji takiej komunikacji między procesorami – za jej pośrednictwem dane będą przekazywane do dyspozycji poszczególnych procesorów. Format takich pakietów jest znormalizowany i będzie stosowany przez każdego producenta sprzętu zgodnego z HSA. To ułatwi między innymi budowę układów SoC zawierających maszyny obliczeniowe różnych firm (przykład: GPU GCN plus procesor ARM).

Co to daje?

Model kolejkowania hQ ma być przede wszystkim ułatwieniem w programowaniu. Programista ma w nim bezpośredni dostęp do kolejki zadań każdego koprocesora. Ponieważ nie musi się odwoływać do sterownika i systemu operacyjnego, odpada część kodu z tym związana. Co więcej, dane i instrukcje są dostępne dla kolejnego koprocesora niemal natychmiast, gdy nie ma opóźnień wprowadzanych przez narzut systemu operacyjnego. To sprawia, że algorytm można podzielić na wiele drobnych części dostosowanych do różnych koprocesorów, i przekazywać dane i wyniki cząstkowe do kolejnych koprocesorów bez ryzyka, że opóźnienia z systemu operacyjnego przejedzą cały zysk z optymalizacji algorytmu.

hQ w Kaveri i dalej

hQ to właściwie technika programowa; nie wymaga istotnych zmian w sprzęcie, jeśli już wbudowało się w niego jednolitą przestrzeń adresową. Pierwszymi układami z hQ będą APU z nadchodzącej na początku 2014 roku rodziny Kaveri (rdzenie x86 Steamroller i GPU GCN 2.0). Prawdopodobnie hQ zostanie najszybciej zaadaptowane w dziedzinie serwerów, centrów obliczeniowych i specjalistycznych programów obliczeniowych, bo to tam korzyści z hQ sa najbardziej kuszące. Do typowych aplikacji użytkowych raczej nie zawita prędko; czipy z HSA musiałyby najpierw zagrabić istotną część rynku.

W przyszłości Fundacja HSA ma zamiar dalej usprawniać tę technikę, między innymi przez dodanie funkcji QoS. Jeśli kojarzy Wam się to z routerami, to dobrze. Chodzi o bardzo podobny koncept: nadawanie zadaniom w kolejkach oraz żądaniom dostępu do wspólnej pamięci priorytetów, tak, żeby procesy wymagające niskich opóźnień miały zawsze pierwszeństwo.

Więcej szczegółów technicznych poznamy w przyszłym miesiącu na konferencji APU13, a powodzenie rynkowe pierwszych układów zgodnych z HSA będziemy mogli obserwować za kilka miesięcy, kiedy do sprzedaży trafią APU Kaveri i ich serwerowa odmiana.

AMD opisuje hUMA, czyli jak spełnić wymagania architektury HSA