W dokumentach znalezionych na publicznie dostępnych serwerach AMD można doszukać się śladów opisu nowego modelu wprowadzania na rynek przyszłych procesorów tej firmy. Chociaż w związku z tym, że też składa się z dwóch faz, od razu chciałoby się go porównać do modelu "tick-tock" Intela, jest on zupełnie inny z założenia, bo odnosi się jedynie do architektury rdzeni.
U intela faza "tick" oznacza zmniejszenie procesu technologicznego, a "tock" wprowadzenie nowej architektury. AMD nie zachowywało jak dotychczas takiego porządku, dlatego na przykład procesory FX były jednocześnie pierwszymi przedstawicielami nowej architektury – Bulldozer – i procesu technologicznego 32 nm, w którym firma wytwarzała jedynie całkiem inaczej zbudowane procesory Llano. Wdrożenie naraz nowej architektury i niższego procesu zrodziło wiele trudności, w wyniku których wprowadzenie procesorów na rynek było co chwilę przesuwane na późniejszy termin, a ich ostateczna wydajność okazała się niższa niż przewidywano. Stąd też całkiem słuszny pomysł usystematyzowania prac.
Począwszy od architektury Piledriver AMD będzie wydawać nowe produkty w dwóch fazach. W trakcie pierwszego etapu ("early-reduced"), który rozpocznie cykl, na rynek trafią procesory Trinity ze zintegrowanym GPU, zbudowane w nowej, ale jeszcze niedopracowanej architekturze. Następna faza – "full-late" – przyniesie poprawioną architekturę i procesory Viperfish oferujące między innymi nowe zestawy rozkazów, kontroler pamięci i większą liczbę instrukcji w cyklu zegara.
Strategia ta ma być kontynuowana na pewno dla układów AMD przeznaczonych dla komputerów PC, serwerów i wydajnych laptopów. Czy schematyzm pojawi się także w przypadku słabszych procesorów (obecnie opartych na rdzeniach Bobcat), jak na razie nie wiadomo. Brak też jednoznacznej odpowiedzi na natychmiast nasuwające się pytanie "A co z procesem technologicznym?". Można jedynie domniemywać, że inżynierom AMD będzie łatwiej zmienić go w fazie "full-late", w której architektura będzie tylko dopracowywana.
Świeża dostawa oficjalnych slajdów i nazw kodowych (a te AMD uwielbia wprost w ilościach hurtowych) już w najbliższy czwartek - AMD Analyst Day 2012
Bo nvidii nikt nie kopie
Zarówno dla procesu jak i architektury wyznaczamy dwa etapy: full i late.
Proces technologiczny:
- full - całkiem nowy proces (niższy)
- late - dopracowanie 'starszego' procesu
Architektura:
- full - nowa architektura
- late - dopracowanie 'starszej' architektury
I co pewien czas, od rdzeni Piledriver, etapy te mają się zazębiać, tzn. etap FULL dla architektury (czyli nowa architektura i/lub znaczne usprawnienia starszej) i jednocześnie etap LATE dla procesu. A przy następnej zmianie ma być na odwrót, czyli LATE dla architektury i FULL dla procesu.
Najładniej to by wyglądało na dwóch dwukolorowych osiach, które były by przesunięte między sobą o jeden kolor
Ale nie pasuje mi coś tutaj z samym nazewnictwem i to ewidentnie. Nie przemyślałem z deczka sprawy.
Dobra, w każdym razie sens jest zachowany. Pomijając to, jak ten cykl zostanie nazwany (ostatnio coś kręcili z PIPą, ale niewiele im z tego wyszło), rzecz będzie wyglądać następująco.
Faza wczesna Arch I -> Faza dopracowana Arch I -> Faza wczesna Arch II -> Faza dopracowana Arch II, itd.
przy czym na procesory to się przełoży tak:
APU Arch I -> CPU Arch I -> APU Arch II -> CPU Arch II, itd.
czyli, dla przykładu:
Trinity Piledriver -> Viperfish Piledriver -> Kaveri Steamroller -> ??? Steamroller, itd.
W między czasie gdzieś trzeba wpleść jeszcze zmniejszenie procesu i ja myślę, że to będą robić przy okazji 'fulla', czy jak tam nazwać ten etap. Tyle.