komentarze
yyyyyhhhhhZobacz profil
Poziom ostrzeżenia: 0%
yyyyyhhhhh2019.10.17, 11:47
A może 8 gołych rdzeni bez hiper wątkowania tak ja w r5 3500
Darko7Zobacz profil
Poziom ostrzeżenia: 0%
Darko72019.10.17, 12:02
13#2
I tak wszyscy czekają (a najbardziej u niebieskich) na R9 3950X.
buggeerZobacz profil
Poziom ostrzeżenia: 0%
buggeer2019.10.17, 12:03
Może będzie na 2 niskiej jakości czipletach po 2 CCX po 2 rdzenie albo innych odpadach.
Byłoby więcej cache a AMD mogłoby się pozbyć słabych CCXów, których nie ma w tej chwili gdzie upchnąć, bo w 3600x używają 2 CCXów po 3 rdzenie a APU są na starszym procesie i uszkodzone CCXy, na których działają tylko 2 rdzenie nie się nigdzie wykorzystywane.
Edytowane przez autora (2019.10.17, 14:42)
KameleonnZobacz profil
Poziom ostrzeżenia: 0%
Kameleonn2019.10.17, 12:05
-7#4
Jezeli to prawda to nie ladny ruch ze strony AMD, bo jak wiadomo oni strasznie selekcjonuja dobre chipy i wstawiaja do X.
Ten model ma byc ponad 3700X, co dodatkowo przy wyzszym TDP oznacza wyzsze taktowanie, czyli 3700X to nie sa topowe chipy z rodziny ale odpady po 3750X.


yyyyyhhhhh @ 2019.10.17 11:47  Post: 1220280
A może 8 gołych rdzeni bez hiper wątkowania tak ja w r5 3500

Na pewno nie, bo numerek wskazuje na segment wyzej niz 3700X, czyli SMT bedzie w 100% obecne.
PutoutZobacz profil
Poziom ostrzeżenia: 0%
Putout2019.10.17, 12:15
yyyyyhhhhh @ 2019.10.17 11:47  Post: 1220280
A może 8 gołych rdzeni bez hiper wątkowania tak ja w r5 3500


Za duży rozgardiasz by się zrobił. I rynek zbytu byłby prawdopodobnie skrajnie mały bo większość ludzi by postawiło na 6/12 lub 8/16. 6/6 może istnieć tylko dzięki wyparciu modeli 4/8 bo te wylądowały w APU i mobilnych procesorach.
McMenelZobacz profil
Poziom ostrzeżenia: 0%
McMenel2019.10.17, 13:18
A może APU 6/12?
h63619Zobacz profil
Poziom ostrzeżenia: 0%
h636192019.10.17, 14:05
-2#7
A może base clock z 3800X a boost z 3700X a cena po środku.
SupermanZobacz profil
Poziom ostrzeżenia: 0%
Superman2019.10.17, 14:12
-2#8
Odpady produkcyjne bez połowy cache, gdzieś to trzeba upchnąć
Darko7Zobacz profil
Poziom ostrzeżenia: 0%
Darko72019.10.17, 14:58
Putout @ 2019.10.17 12:15  Post: 1220287
yyyyyhhhhh @ 2019.10.17 11:47  Post: 1220280
A może 8 gołych rdzeni bez hiper wątkowania tak ja w r5 3500


Za duży rozgardiasz by się zrobił. I rynek zbytu byłby prawdopodobnie skrajnie mały bo większość ludzi by postawiło na 6/12 lub 8/16. 6/6 może istnieć tylko dzięki wyparciu modeli 4/8 bo te wylądowały w APU i mobilnych procesorach.

Wierz mi , jakbym dostał w swoje ręce TR3 64/128 to żaden z rdzeni by się nie nudził.
AliChochlikZobacz profil
Poziom ostrzeżenia: 0%
AliChochlik2019.10.17, 15:17
-7#10
Darko7 @ 2019.10.17 14:58  Post: 1220303
Putout @ 2019.10.17 12:15  Post: 1220287
(...)


Za duży rozgardiasz by się zrobił. I rynek zbytu byłby prawdopodobnie skrajnie mały bo większość ludzi by postawiło na 6/12 lub 8/16. 6/6 może istnieć tylko dzięki wyparciu modeli 4/8 bo te wylądowały w APU i mobilnych procesorach.

Wierz mi , jakbym dostał w swoje ręce TR3 64/128 to żaden z rdzeni by się nie nudził.

A 128/256?
Darko7Zobacz profil
Poziom ostrzeżenia: 0%
Darko72019.10.17, 15:43
AliChochlik @ 2019.10.17 15:17  Post: 1220304
Darko7 @ 2019.10.17 14:58  Post: 1220303
(...)

Wierz mi , jakbym dostał w swoje ręce TR3 64/128 to żaden z rdzeni by się nie nudził.

A 128/256?

Yeahhhhhhhhh!
StjepanZobacz profil
Poziom ostrzeżenia: 0%
Stjepan2019.10.17, 15:47
-2#12
AliChochlik @ 2019.10.17 15:17  Post: 1220304
Darko7 @ 2019.10.17 14:58  Post: 1220303
(...)

Wierz mi , jakbym dostał w swoje ręce TR3 64/128 to żaden z rdzeni by się nie nudził.

A 128/256?

Tam 128/256, 128/512. :E
lolek.oloZobacz profil
Poziom ostrzeżenia: 0%
lolek.olo2019.10.17, 16:23
buggeer @ 2019.10.17 12:03  Post: 1220284
Może będzie na 2 niskiej jakości czipletach po 2 CCX po 2 rdzenie albo innych odpadach.
Byłoby więcej cache a AMD mogłoby się pozbyć słabych CCXów, których nie ma w tej chwili gdzie upchnąć, bo w 3600x używają 2 CCXów po 3 rdzenie a APU są na starszym procesie i uszkodzone CCXy, na których działają tylko 2 rdzenie nie się nigdzie wykorzystywane.

Obok przeznaczenia na rynek OEM twoje rozwiązanie wydaje mi się najbardziej prawdopodobne. Czyli 3750X miałby niższe zegary od 3800X może nawet od 3700X, ale za to więcej cache. To by miało sens.
Edytowane przez autora (2019.10.17, 16:25)
supervisorZobacz profil
Poziom ostrzeżenia: 0%
supervisor2019.10.17, 16:27
Kolejna seria tym razem na 6nm (poprawione 7nm na styl 14nm --> 12nm)?
blubajuZobacz profil
Poziom ostrzeżenia: 0%
blubaju2019.10.17, 17:52
-1#15
buggeer @ 2019.10.17 12:03  Post: 1220284
, bo w 3600x używają 2 CCXów po 3 rdzenie

Tak było w 1 i 2 gen. W Ryzenach 3xxx R5 3600 jest w konfiguracji jeden chiplet przycięty o dwa rdzenie + I/O
Edytowane przez autora (2019.10.17, 17:53)
supervisorZobacz profil
Poziom ostrzeżenia: 0%
supervisor2019.10.17, 18:35
blubaju @ 2019.10.17 17:52  Post: 1220325
buggeer @ 2019.10.17 12:03  Post: 1220284
, bo w 3600x używają 2 CCXów po 3 rdzenie

Tak było w 1 i 2 gen. W Ryzenach 3xxx R5 3600 jest w konfiguracji jeden chiplet przycięty o dwa rdzenie + I/O

...................................................w jednym chiplecie są dwa CCX, i z każdego CCX używane są 3 rdzenie. Kolega ma rację a ty palnąłeś głupotę.
Edytowane przez autora (2019.10.17, 18:41)
NamonakiZobacz profil
Poziom ostrzeżenia: 0%
Namonaki2019.10.17, 19:19
no dobrze panowie
kto przyjmuje zakłady? czym ten procek jest? ;)

tak mi teraz przyszło do głowy że to może być Ryzen 7 3800X z mniejszym Cache ...
Edytowane przez autora (2019.10.17, 19:24)
lstarbaZobacz profil
Poziom ostrzeżenia: 0%
lstarba2019.10.17, 22:26
buggeer @ 2019.10.17 12:03  Post: 1220284
Może będzie na 2 niskiej jakości czipletach po 2 CCX po 2 rdzenie albo innych odpadach.
Byłoby więcej cache a AMD mogłoby się pozbyć słabych CCXów, których nie ma w tej chwili gdzie upchnąć, bo w 3600x używają 2 CCXów po 3 rdzenie a APU są na starszym procesie i uszkodzone CCXy, na których działają tylko 2 rdzenie nie się nigdzie wykorzystywane.

Bingo, ktoś to rozumie. To może być bardzo ciekawy produkt do niektórych zastosowań. Jeśli zadanie się łatwo zrównolegla (np. rendering), to kara dodatkowego opóźnienia między CCX będzie nieistotna, a podwojona ilość cache L3 na rdzeń powinna zwiększyć efektywne opóźnienie całego podsystemu pamięci w takich zadaniach.
Dominik HyżyZobacz profil
Poziom ostrzeżenia: 33%
Dominik Hyży2019.10.17, 23:00
-11#19
Pozostaje pytanie po co skoro skylake to wcina na śniadanie
muterZobacz profil
Poziom ostrzeżenia: 33%
muter2019.10.18, 03:19
Dominik Hyży @ 2019.10.17 23:00  Post: 1220352
Pozostaje pytanie po co skoro skylake to wcina na śniadanie

Chyba swoimi dziurami wciąga hahaha
Zaloguj się, by móc komentować