Nowy flagowiec z rodziny Mi może pozamiatać konkurencję.
12Czyżby jednak nie było tak dobrze, jak myśleliśmy?
66Firma nie rezygnuje z notcha.
12Bioware nie wyciągnęło wniosków po Andromedzie.
63Zieloni tłumaczą najważniejsze zagadnienia.
31Konsola Microsoftu na szarym końcu.
31Do sieci wyciekło naprawdę sporo materiałów.
11Szykuje się interesująca prezentacja.
29Codemasters znowu dało radę.
20
0%
0%
0%
0%
0%
0%
0%
Hype traum!
0%
Rzeczywiście, żadna część tego układu nie jest samodzielnie funkcjonalna, więc powinienem je zaklasyfikować obok AMD Rome. Chociaż Clarkdale ma chyba więcej podobieństw do systemów z FSB i kontrolerem pamięci w mostku północnym...
0%
Pentium D z 2006 roku
oczywiście to żart
0%
Pentium D z 2006 roku
oczywiście to żart
Intel robił sklejki zanim to stało się modne!
0%
Rzeczywiście, żadna część tego układu nie jest samodzielnie funkcjonalna, więc powinienem je zaklasyfikować obok AMD Rome. Chociaż Clarkdale ma chyba więcej podobieństw do systemów z FSB i kontrolerem pamięci w mostku północnym...
A właściwie dlaczego? Dwa kawałki krzemu połączone były przez dość nowoczesne QPI, tyle że o obciętej przepustowości względem pełnej wersji z Bloomfielda. Podobieństwo do systemów z FSB oczywiście jest spore, ale tak samo dotyczy to obecnego pomysłu AMD.
Więc faktem jest, że Intel praktycznie to samo zrobił już ponad 8 lat temu i...nic z tym dalej nie zrobił. A w serwerach to naprawdę świetny pomysł i chwała AMD za to, że do niego wraca.
Ogólnie uważam, że od czasów K8 AMD i Intel zachłysnęli się pomysłem zintegrowanego kontrolera pamięci, a wielu zastosowaniach jest on kłopotliwy i nie miał aż tak dużego znaczenia dla sukcesu K8 jak to się powszechnie przyjmuje. Bardzo ważne jest zapewnienie dużej przepustowość i niskich opóźnień na linii rdzenie - kontroler pamięci, ale nie musi się to koniecznie wiązać z umieszczeniem rdzeni i kontrolera w tym samym kawałku krzemu.
0%
Znowu SAP rekomenduje Intela platformę.
Czekam i czekam jak jakieś superkomputery na CPU AMD pokażą się na TOP500. Jak na razie ani jednego ZEN.
0%
Pentium D z 2006 roku
oczywiście to żart
Intel robił sklejki zanim to stało się modne!
Kiedy intel robil sklejki one byly nie tak dobre jak laczone rdzenie.
Ciekawie czy takie laczenie w przypadku AMD tez bedzie kulawe ?
U Intela w rzeczywistych obliczeniach, kiedy wykorzystuje sie duze ilosci danych nie mieszczacych sie w cechu procesora, wydajnosc watka leci na pysk przy wykorzystaniu kolejnego watku. Czyli slaba skalowalnosc.
Ciekawy jestem co bedzie w rzyczywistych zastosowaniach.
0%
Czekam i czekam jak jakieś superkomputery na CPU AMD pokażą się na TOP500. Jak na razie ani jednego ZEN.
Super komputery projektuje się latami.
Tutaj zapowiedź jednego: https://www.top500.org/news/crays-next-gen...ey-lab-in-2020/
0%
Przepustowość nie, opóźnienia tak.
0%
Czekam i czekam jak jakieś superkomputery na CPU AMD pokażą się na TOP500. Jak na razie ani jednego ZEN.
Super komputery projektuje się latami.
Tutaj zapowiedź jednego: https://www.top500.org/news/crays-next-gen...ey-lab-in-2020/
@Topic
Ciekaw jestem jak to wypadnie w praktyce. Widać, że AMD nie boi się kombinować.
Fajnie by było gdyby w desktopie nowe Ryzeny też miały PCI-E 4.0 wtedy można by liczyć na więcej PCI-E 3.0 rozprowadzonych z Chipsetu.
Cache L4 raczej się chyba nie ma co spodziewać tutaj.
0%
Trzeba oczywiście zobaczyć jak to wyjdzie w praktyce oraz kiedy, ale nie dość że mamy 2x tyle rdzeni, to problemy z komunikacją powinny być sporo mniejsze(2x szybsze PCI), a IPC też powinno podskoczyć. 2 lata temu coś o wydajności zen 64/128 kosztowało pewnie 10 razy więcej, o ile nie gorzej, rewolucja.
0%
0%
Były 4 Zeppeliny po 8 rdzeni każdy połączone przez IF, w obrębie każdego Zeppelina były dwa CCX po 4 rdzenie każdy.
0%
'Podwojono również szerokość jednostek wykonawczych, które moga teraz wykonywać dwie 128-bitowe operacje jednocześnie lub jedną 256-bitową operację w jednym cyklu zegara. '
Aktualnie zen ma dwie jednostki 128bit fma/fmul, i dwie 128bit fadd w jednym cyklu wykonuje dwie operacje 128bit lub dwie 256bit w 2 cyklach.
Jak to co napisał autor ma się do podwojenia wydajności FP w zen? To ze w jednym cyklu wykona jedną operacje avx256bit nie zwiększa wydajności, bo może równie dobrze wykonać dwie 128bit.
Aktualnie ryzen ma 8DP flops/cykl, albo 16FP flops/cykl, jeżeli podali ze podwoili wydajność fp to silą rzeczy musi teraz być 16DP flops i 32SP flops na cykl. Innymi słowy musi wykonywać dwie instrukcje 4-wide na cykl dla DP - co oznacza, ze musi wykonywać dwie instrukcje 256bit w cyklu.
Poprawcie mnie, jeżeli gdzieś się pomyliłem.