Czyli technologia, którą posiada mój serwerek oparty o K6-2 400 umarła?

Technologia idzie do przodu, coś umiera, by mogło się narodzić coś lepszego.

pochwal się kolego co miałeś w budzie z amigi ? a ja pochwalę się swoją

nie sądzę że ten komputer jest z 98 roku ponieważ w tym roku nie było jeszcze procesorów duron, a nie było ich ponieważ amd wypuściło pierwszego athlona w 99 roku a jak wiadomo durony powstały na bazie athlonów

A ja zastanawiam się gdzie dzisiaj byłoby AMD gdyby nie kupiło NexGen-a w 1996 ?

jak wspominac to na calego pc at olivetti z firmy escom amd 286 20 Mhz 120mb hdd 1mb ram. steorwnik do usb i ems. monek 14' kolor to byl szprzet potem dokupilem kola sb pro bo covox mnie do szalu doprowadzal. nazywalo sie to sund galaxy nx pro

x86 to tylko jedna (choć najpopularniejsza) architektura stworzona wg. 'filozofii' CISC.
RISC jest przeciwieństwem CISC, a nie architekturą. Ciężko porównywać architekturę (x86) ze sposobem organizacji logiki i instrukcji układu (CISC/RISC)

Sam miałem comara 64 a komputer wymieniony przez Ciebie nie pochodzi z lat 98 a znaczniej później okolice 2000-2001r.

Znudził mi się ;P

A RISC nie jest gorszy, wręcz przeciwnie. Nie oznacza to jednak, że każdy procesor na architekturze RISC niejako z urzędu jest lepszy od procesora x86. Po prostu żeby zrobić równie dobry procesor x86 trzeba się trochę bardziej wysilić.

RISC - bazuje na POWER ISA 2.03 jeśli mnie pamięć nie myli czyli okolice POWER4.
Niezbyt udane to rzeczywiście było G5 czyli PowerPC 970, ale jak już wcześniej napisałem IBM to zwisało, a Motorola jakiś czas wcześniej wydzieliła Freescale i zasadniczo po G4 odpuściła sobie maczki. Poza tym wystarczy spojrzeć np. w czasy P4 kontra G4 - ilość tranzystorów, wydajność SIMD (SSE2 vs AltiVec) czy pobór prądu - wiele w x86 się zmieniło na lepsze, ale nie DOŚĆ WIELE.

@Assasin - wracaj do swojego avatara, ok? Bo myślałem, że się ktoś podszywa.

ARM są narazie tylko dobre na rynki tabletów, komórek itp. W przyszłości się to powinno nieco zmienić. A co do tego, że RISC jest gorszy, to czy ktoś wie jakiego typu procesorem jest Cell? RISC czy CISC? Bo nawet teraz cell jest dość mocny.

Architektura architekturą, ale nie tylko to się liczy. Schyłkowe procesory POWER wykorzystywane przez Apple'a były prądożerne i wolne. Oczywistym jest, że dobrze zaprojektowany, nowoczesny i przemyślany procesor x86 będzie dużo lepszy od przeciętnego RISCa.
Zwłaszcza w przypadku wydajniejszych procesorów różnice w architekturze się zacierają i na pierwszy plan wychodzą inne kwestie. W przypadku procesorów energooszczędnych trudniej już ominąć ograniczenia architektury i tu bardziej widać wady x86, choć szczerze mówiąc jeśli chodzi o wydajność to dopiero Cortex A9 dogonił Atoma.

Bo miało tylko jednego producenta - IBM który stroił fochy bo chciał się skupić na serwerach i nie zależało mu na opracowaniu energooszczędnego procesora dla notebooków. Wykupili PA Semi razem z świetnym prockiem do takich właśnie zastosowań (prawdopodobnie trafi do Amiga X1000). I cisza...żadnego nowego projektu. No dobra, niby technologie PA Semi siedzą w iPadzie. Ale nie PWRficient.

Nijak. To nie moja działka. Ale jak już tak porównujecie w teorii to chciałbym abyście porównali na przykładzie. Nie mam takiej wiedzy jak Wy (jako stary gracz tak hobbistycznie się interesuję takimi sprawami żeby nie być całkowitym ignorantem ) i chciałbym się dowiedzieć dlaczego Apple zrezygnowało waszym zdaniem z genialnego RISC na rzecz x86.

A jak się odniesiesz do specyfikacji PWRficient? Apple wykupiło producenta PA Semi i... cisza.

Jak wasze rozważania na temat wydajności i energooszczędności RISC vs x86 (CISC pseudo RISC) mają się do PowerPC z którego Apple zrezygnowało na rzecz Core2Duo?

SSE miało o tyle znaczenie, że w czasach pierwszych Athlonów 64, Athlony XP i pochodne Semprony nadal były sprzedawane jako lowend (podobnie jak dzisiaj Intele na LGA775). Procesory te nie miały SSE2 (które P4 miały już od dawna), więc w tych czasach SSE to był najbardziej zaawansowany zestaw instrukcji obsługiwany przez wszystkie procesory na rynku.

Mój błąd. Czytanie ze zrozumieniem na ogół nie jest dla mnie problemem, ale jednak czasem skrewię . I masz racje, że pierwsze SSE, było 'lepsze' tylko dlatego, że było u Intela, który był mimo wydajniejszych produktów ze stajni AMD bardziej popularny.

@FunnyPunch - napisałem wyraźnie K7 nie miało SSE aż do Palomino i thoroughbred. To rdzenie będące podstawą Athlona XP (później jeszcze Barton). Ale K7 to nie tylko XP - XP to w zasadzie końcowe modele K7... od 600MHz (IIRC) do ~1400 cały czas było 3DNow! oraz Advanced 3DNow! - I mimo wszystko AMD nie traciło względem SSE Intela. Jak wcześniej napisałem tak naprawdę era SSE zaczęła się od SSE2.

x86 nigdy nie było zbliżone do RISC. To od samego początku jest CISC, i w stronę wręcz karykaturalnie wyolbrzymionego CISC wciąż brnie. Pewnie, dziesiątki specjalizowanych instrukcji, przyspieszających obliczenia używane przy multimediach czy szyfrowaniu zwiększają wydajność w wielu zastosowaniach. Ale jednocześnie pogarszają wydajność całego systemu. Większa ilość podukładów to bardziej skomplikowane struktury zarządzania i przełączania, to więcej szyn danych i sterujących. To dłuższy czas dekodowanie instrukcji, przesyłania dodatkowych danych, większe czasy propagacji przez kolejne warstwy logiki układu.

Wiadomo, że komputer szyfrujący przez 90% czasu dane zrobi olbrzymi użytek z dodatkowych instrukcji np. dedykowanych dla AES. Ale np. dla maszyny, która nigdy szyfrowania na 'oczy' nie zobaczy, takie instrukcje to swego rodzaju balast, w pewnym minimalnym stopniu spowalniający wykonywanie innych instrukcji.
Czasem są różne jazdy w stylu 'spodziewaliśmy się po architekturze i zegarze większej wydajności, ale ten CPU nie spełnił oczekiwań; wydaje się nam, że to wina kontrolera pamięci, albo [bla, bla, bełku, bełku]'.
'Nowotwór' listy rozkazów jest jedną z tysięcy przyczyn, mogących takie cuda powodować - ale prawdę na ten temat znają w zasadzie tylko inżynierowie Intela... ;]

Niestety nie można sobie wybrać CPU z takimi a takimi 'power-up'ami', a resztę amputować Więc Intel i AMD starają się zapewnić programistom jak najmniejszy zestaw jak najprzydatniejszych instrukcji. Różnie im się to udaje Tu akurat poszli po rozum do głowy i wymiatają w końcu śmieci spod dywanu.

Thoroughbred B napewno miał SSE. Miałem Athlona 2200+ XP na tym rdzeniu i pamiętam. A co do RISC-a w x86, to przepraszam, upraszczałem. Oczywiście chodziło mi o wiele naleciałości, które zbliżyły x86 do standardu RISC-a. I tak 'tłumaczenie' tych starych instrukcji CISC-owych, które wciąż są wykorzystywane, na te zrozumiałe dla dzisiejszego procesora mocno wali po wydajności. Jak ktoś wyżej napisał wystarczy porównać wydajność normalnie napisanej instrukcji, z instrukcją napisaną w SSE. Część przyspieszenia, będzie wynikało z tego, że zajmuje się tym dedykowana jednostka, ale większość z tego, że kod nie musi być dekodowany i dopiero wtedy uruchamiany. Wszyscy tu myślą, że dekodowanie wogóle nie zabiera czasu.