artykuły

DDR4 – nowa generacja pamięci operacyjnej (RAM)

Test pamięci DDR4. Wszystko, co powinieneś o niej wiedzieć

49 1 listopada 2014, 07:57 Mateusz Brzostek

Słownik pojęć

Żeby ułatwić zrozumienie artykułu i uniknąć nieporozumień, zaczniemy od wyjaśnienia wybranych terminów i oznaczeń, których czasem błędnie się używa.

Sposoby określania taktowania pamięci. To samo taktowanie można podać w trzech konwencjach:

  • DDR-2400 lub DDR4-2400. Skrót DDR w odniesieniu do dowolnej magistrali oznacza Double Data Rate, czyli dwa transfery w cyklu zegara. Cyfra po skrócie oznacza typ pamięci, w tym przypadku DDR4. Jeśli magistrala pamięci działa z prędkością 1200 MHz (milionów cykli na sekundę), to zachodzi na niej 2400 mln (1200 mln × 2) transferów w ciągu sekundy. Powszechnym błędem jest pisanie o pamięci 2400 MHz – takiej DDR4 po prostu nie ma. Taki zapis może się odnosić do zestawu RAM lub do samych kości.
  • 1200 MHz – taktowanie magistrali pamięci. Do tego taktowania odnoszą się dzielniki/mnożniki RAM i właśnie to taktowanie pokazuje większość programów diagnostycznych (na przykład CPU-Z).
  • PC-19200 lub PC4-19200. Ten zapis oznacza maksymalną teoretyczną przepustowość modułu RAM, podaną w megabajtach na sekundę. Magistrala DDR3 ma szerokość 64 bitów, czyli 8 bajtów, i przeprowadza dwa transfery w cyklu zegara. Aby otrzymać przepustowość modułu, należy zatem pomnożyć taktowanie przez 16:
    1200 mln herców (taktowanie) × 2 (DDR) × 8 B (szerokość) = 19 200 mln bajtów (przepustowość).

W poniższej tabelce znajdziecie szybkości taktowania, liczbę transferów i przepustowość spotykane w dostępnych obecnie zestawach DDR4:

Taktowanie magistraliLiczba transferówPrzepustowość
1066 MHz DDR-2133 PC4-17000
1200 MHz DDR-2400 PC4-19200
1333 MHz DDR-2666 PC4-21333
1400 MHz DDR-2800 PC4-22400
1500 MHz DDR-3000 PC4-24000
1600 MHz DDR-3200 PC4-25600

 

Opóźnienia (timingi). Opóźnienia to podawane w cyklach zegara czasy między poszczególnymi stadiami pracy modułu lub kości pamięci. DDR4 ma bardzo podobny cykl pracy jak DDR3 i występują w nim wszystkie ważne opóźnienia, które dotyczą DDR3. Cztery najważniejsze najczęściej są podawane przez producentów pamięci w oficjalnej specyfikacji modułu. Są to:

  • CL – tyle cykli zegara trwa odczytanie jednego bajta danych z otwartej strony pamięci w aktywnym banku pamięci. Najkrótsze opóźnienie CL, z jakim może działać pamięć DDR4, to 9 cykli zegara, a najdłuższe – 18 cykli.
  • tRCD – tyle trwa aktywacja banku pamięci od momentu otrzymania polecenia aktywacji do momentu, w którym można zacząć odczytywać dane. Tylko jeden bank (w modułach 2-gigabajtowych najczęściej ma on pojemność 128 MB) może być aktywny w danej chwili. Jeśli adres, którego dotyczy operacja, znajduje się w innym banku, trzeba aktywować ten bank, zanim będzie można odczytać lub zapisać dane. tRCD najczęściej wynosi tyle samo co CL.
  • tRP – tyle trwa zamknięcie otwartego banku. Dopiero po tym czasie można znów aktywować bank.
  • tRAS – po tylu cyklach zegara od aktywowania banku zostanie on zamknięty. Między dwoma kolejnymi aktywacjami tego samego banku musi minąć co najmniej (tRP + tRAS) cykli zegara.

Niebagatelny wpływ na wydajność mają też pewne poboczne opóźnienia, związane z działaniem nie tylko samej pamięci, ale i jej kontrolera zintegrowanego w procesorze. Opiszemy je w rozdziale dotyczącym podkręcania.

Powyższe wyjaśnienie jest dość uproszczone i nie tłumaczy zasady działania pamięci DRAM, to jednak byłby materiał na osobną publikację. Ciekawym polecamy artykuł Andrzeja Urbankowskiego o nośnikach informacji lub angielskojęzyczne artykuły w Wikipedii i witrynie Anandtech.

Kości, moduły, zestawy. Słysząc: kość pamięci, często nie wiemy, co mówiący ma na myśli. Żeby ukrócić nieporozumienia, pokażemy to na zdjęciach:

kość moduł zestaw

 

SPD. Dokładne wyjaśnienie, czym jest SPD, znajdziecie na stronie 3. albo w artykule „Wielki test pamięci DDR3”. W niniejszym, używając tego skrótu, prawie zawsze mamy na myśli nie układ elektroniczny na module RAM, a zawartość jego pamięci.

IMC, kontroler pamięci. Kontroler pamięci wbudowany w procesor. Wszystkie współczesne procesory mają wbudowany kontroler RAM. W odróżnieniu od platform AM3(+), LGA1156 czy LGA1366 w procesorach Haswell-E do podstawki LGA2011-v3 taktowanie IMC nie jest identyczne z taktowaniem pamięci podręcznej L3. Taktowanie i opóźnienia IMC są w procesorach Haswell-E ukryte przed użytkownikiem; podczas podkręcania mamy na nie jedynie pośredni wpływ. 

JEDEC (ang. Joint Electron Devices Engineering Council). To organizacja handlowa skupiająca ponad 300 firm, zajmująca się ustalaniem jednolitych standardów produkcji i sprzedaży pamięci półprzewodnikowej (również typu flash). Historia organizacji sięga 1958 roku, kiedy zajmowała się jeszcze standaryzacją lamp próżniowych. Normy JEDEC określają parametry wszystkich stosowanych w dzisiejszych PC zestawów pamięci operacyjnej. Historię JEDEC można poznać na stronie internetowej organizacji.

2