artykuły

HBM, HMC, Wide I/O – trzy przyszłościowe techniki pamięci operacyjnej

Warstwowy RAM

23
9 marca 2015, 10:25 Mateusz Brzostek

Wydajność układów obliczeniowych zwiększa się na przestrzeni lat znacznie szybciej niż wydajność interfejsów wejścia-wyjścia i pamięci. Gęstość pamięci i stopień złożoności maszyn obliczeniowych rosną w tempie bliskim założeniom słynnego prawa Moore'a, a prędkość i efektywność energetyczna interfejsów pamięci – znacznie wolniej. Z czasem, gdy będzie trzeba budować superkomputery o wiele potężniejsze od dzisiejszych, możemy rozbić się o „ścianę pamięci”. Transfer danych już teraz wymaga nawet połowy energii zużywanej przez superkomputery. Również prędkość pamięci jest niewystarczająca do wielu zastosowań.

Spis treści

UWAGA: By zrozumieć ten artykuł, należy się zapoznać z wcześniejszym, o trójwymiarowej mikroelektronice: „Układy scalone w trzech wymiarach – przyszłość mikroelektroniki”. Opisujemy tam techniki produkcji urządzeń, o których za chwilę będzie mowa.

Pamięć blisko procesora

Wiele problemów obecnie stosowanych systemów pamięci jest związanych z ich fizyczną formą. Długość ścieżek ogranicza maksymalną prędkość interfejsu. Powierzchnia płyty drukowanej nie pozwala umieścić między pamięcią a procesorem zbyt wielu ścieżek. Jeśli typ pamięci wymaga umieszczenia modułu w gnieździe, dodatkowe połączenie również osłabia jakość sygnału i obniża maksymalną osiągalną prędkość interfejsu.

Wszystkie te problemy pozwala złagodzić przysunięcie pamięci bliżej procesora i usunięcie wymiennych modułów oraz gniazd.

Karty graficzne z kośćmi GDDR5 pokazują, że tradycyjne formy pamięci nie pozwalają jej umieścić jeszcze bliżej procesora. Żeby to zrobić, trzeba ją gęściej upakować: rozwiązaniem tego problemu może być układanie krzemowych jąder zawierających komórki pamięci nie obok siebie, ale jedno na drugim, z wykorzystaniem niedawno udoskonalonych technik, o których mowa we wspomnianym artykule.

W ostatnich latach i miesiącach wyłoniły się trzy standardy opisujące wykorzystanie pamięci DRAM w warstwowej formie: HBM (High Bandwidth Memory), HMC (Hybrid Memory Cube) oraz Wide I/O. Przyjrzyjmy się szczegółom technicznym i potencjalnym zastosowaniom. Zauważmy, że chodzi o popularną, dobrze znaną pamięć w innych obudowach i z innym interfejsem: w samych jej komórkach nie ma nic innowacyjnego.

Strona:
ZIB2000Zobacz profil
Poziom ostrzeżenia: 0%
ZIB20002015.03.09, 10:34
-4#1
w zasadzie nic nowego tylko postęp miniaturyzacji

już w którymś z 8-bitowców chcąc rozszerzyć pamięć dolutowało się kolejny scalak na istniejący
macieqqZobacz profil
Poziom ostrzeżenia: 0%
macieqq2015.03.09, 10:43
12#2
I dochodzimy do momentu gdzie najlepiej mieć CPU+GPU+RAM+kontrolery w jednym.
Niedługo pamięć flash będą na stałe lutować bo zacznie ograniczać ją interface... oh wait.
Mich486Zobacz profil
Poziom ostrzeżenia: 0%
Mich4862015.03.09, 10:46
-15#3
Wreszcie PcLab a nie SamsungLab.
BogieZobacz profil
Poziom ostrzeżenia: 0%
Bogie2015.03.09, 11:23
Od wielu lat to obserwujemy. Z CPU integrowano koprocesory, pamięć cache, kontrolery pamięci, pci-express, grafikę. Zawsze z zyskiem dla wydajności, zawsze z zyskiem dla zużycia energii. Zmniejszające się procesy technologiczne na to pozwalały. Z RAM bylo trudniej, bo nikt nie umiał go robić warstwowo - teraz się to zmienia. Technologia przyda się jednak bardziej łakomym na przepustowość GPU i serwerom - bo raczej nie ma szans, żeby HBM zbliżył się wydajnością do cache, w którym mieści się większość programów dla CPU.
max-bitZobacz profil
Poziom ostrzeżenia: 0%
max-bit2015.03.09, 12:13
-8#5
Tia można ale trzeba pamietać o wydzielanej energii :)
I nie da się tego tak ot tak składać
A wiec po niekad to bzdura


velocityxZobacz profil
Poziom ostrzeżenia: 0%
velocityx2015.03.09, 13:19
-17#6
nie zebym sie czepial ale lada dzien pojawi sie radeon z HBM a co pclab pokazuje w rozdziale o HBM? oczywiscie render nvidii z pascalem i HBM. zero fanboystwa. zero totalnie.
tftdZobacz profil
Poziom ostrzeżenia: 0%
tftd2015.03.09, 13:42
14#7
ZIB2000 @ 2015.03.09 10:34  Post: 843701
w zasadzie nic nowego tylko postęp miniaturyzacji

już w którymś z 8-bitowców chcąc rozszerzyć pamięć dolutowało się kolejny scalak na istniejący

A adresował ten kolejny scalak Duch Święty?
GandalfGZobacz profil
Poziom ostrzeżenia: 0%
GandalfG2015.03.09, 13:45
-5#8
Autorze artykułu skoro przy HMC napisałeś skąd się ten standard wziął i kto go opracowało tak przy opisie HBM należy oddać honor prekursorom tego rozwiązania (AMD i Hynix) którzy już w 2010 stworzyli modele pamięci HBM który został przyjęty przez JEDEC w 2013r.

tu prezentacja z 2012 r AMD i Hynix nt. http://www.amd.com/Documents/TFE2011_006HYN.pdf
I slajd z Sony przed finalizacją specyfikacji PS4 (2012r) http://livedoor.blogimg.jp/sag_alt/imgs/9/5/95dd2b6d.jpg
mbrzostekZobacz profil
Poziom ostrzeżenia: 0%
Autor publikacjimbrzostek2015.03.09, 13:55
velocityx @ 2015.03.09 13:19  Post: 843789
co pclab pokazuje w rozdziale o HBM? oczywiscie render nvidii z pascalem i HBM. zero fanboystwa. zero totalnie.

Ja fanbojem Nvidii? :D :D :D

Jesli dysponujesz zdjęciem GPU AMD z pamięcią HBM (lepszym niż zdjęcie prototypu przekładki Amkora z 2011 roku), możesz je anonimowo podesłać na redakcja@pclab.pl. Przyjmujemy również informacje chronione NDA :)
*Konto usunięte*2015.03.09, 14:40
Może coś przegapiłem... ale więcej takich artów :)
Zaloguj się, by móc komentować
1