artykuły

AMD A10-4600M – mobilne Trinity kontra Core i3 oraz Core i5

Bulldozer – część druga

329
15 maja 2012, 06:00 Tomasz Niechaj, Mateusz Brzostek

Wiele w jednym, czyli jak to upakować w podstawce

Procesory x86 upodabniają się coraz bardziej do układów stosowanych w telefonach komórkowych i tabletach. Oprócz najważniejszych komponentów, czyli rdzeni procesora i GPU, istotne są teraz inne wyspecjalizowane podsystemy wbudowane w układ. Sam sposób ich połączenia tak, żeby miały dobry dostęp do pamięci i urządzeń peryferyjnych oraz nie zjadały za dużo prądu, to jedno z najważniejszych wyzwań technicznych. AMD poświęciło wiele uwagi sposobowi łączenia różnych funkcji w jednym kawałku krzemu. Najważniejsze innowacje dotyczą, oczywiście, oszczędności energii.

Kontrola taktowania i zasilania

Podział pracy między GPU a CPU wymaga też odpowiedniego podziału mocy. Tym zajmuje się nowy tryb Turbo. Podobnie jak w procesorach Sandy Bridge i Ivy Bridge budżety energetyczne procesora i układu graficznego są teraz wspólne i mogą być przypisane do CPU i GPU w dowolnych proporcjach. W zadaniach obciążających tylko jeden rdzeń procesora taktowanie tego rdzenia zostanie znacznie przyspieszone. Gdy wszystkie będą obciążone, ich taktowanie pozostanie na nominalnym poziomie. Z kolei w zadaniach intensywnie korzystających z mocy GPU to taktowanie układu graficznego się zwiększy. Częstotliwości zegarów i napięcia zasilania cały czas się zmieniają, tak aby wydajność była jak największa. Jak już wielokrotnie wspominaliśmy, z punktu widzenia energooszczędności najczęściej opłaca się wykonać pracę szybciej, żeby więcej czasu spędzić w stanie spoczynku.

Równe obciążenie Obciążony GPU Obciążony CPU
Kliknij, aby przełączyć. Wzniesienie oznacza wyższą temperaturę; bliżej Czytelnika znajduje się GPU, dalej – CPU

Oprócz pobieranej energii brane jest też pod uwagę wydzielane ciepło. Na przykład, jeśli GPU nie jest w danym momencie wykorzystywane, to stanowi blok chłodnego krzemu, który odbiera część ciepła z położonych blisko rdzeni CPU i ułatwia ich schłodzenie.

Większość elementów APU może nie tylko spowalniać swoje taktowanie w spoczynku; mogą być one także całkowicie wyłączane, kiedy nie są potrzebne. Poszczególne moduły Piledriver (po dwa rdzenie) mogą być niezależnie od siebie nieaktywne. Zasilanie może też zostać odcięte osobno od GPU, dekodera wideo, wbudowanego mostka północnego czy nieużywanych wyjść obrazu. Całkowitą nowością w procesorach x86 jest bardzo rozbudowane zarządzanie interfejsem pamięci. W czasie gdy APU nie wykonuje żadnych obliczeń, a jedynie odświeża ekran, istotna zawartość pamięci zostaje przeniesiona do jednego kanału, przez co drugi moduł pamięci można całkowicie wyłączyć.

Do tego kontroler pamięci i sama szyna pamięci są taktowane ze zmienną częstotliwością, podobnie jak GPU i CPU: w spoczynku częstotliwość zegara pamięci wynosi 333 MHz (czyli DDR-667 zamiast DDR-1600). Powyżej przedstawiliśmy listę stanów energetycznych komponentów APU A10-4600M. Takie oszczędzanie energii na interfejsie pamięci jest bardzo eleganckim rozwiązaniem i chętnie byśmy je zobaczyli również w procesorach Intela.

Kontroler pamięci i UNB

Oprócz wymienionych funkcji oszczędzania energii nowością jest oficjalna obsługa pamięci DDR-1600 (w modelach desktopowych prędkości będą wyższe) i DDR3U. Szybsza pamięć powinna poprawić osiągi wbudowanego GPU, które bardzo potrzebuje dużej przepustowości do RAM-u. Kości w standardzie DDR3U są zasilane napięciem 1,25 V, co powinno się przełożyć na dalsze oszczędności energii.

Wbudowany mostek północny, będący sercem komunikacji wewnątrz układu, nazwano teraz UNB – Unified Northbridge. Nie ma dużych różnic funkcjonalnych, ale w porównaniu z Llano wreszcie nie ma łącza HyperTransport. Llano, będące pochodną Athlonów II, potrzebowało tego łącza, mimo że nie wychodziło ono poza obręb czipu. Teraz komunikacja jest bezpośrednia.

Komunikacja między GPU, CPU i pamięcią operacyjną wygląda podobnie jak w Llano. GPU jest połączone jednym łączem z UNB, co umożliwia mu korzystanie z pamięci operacyjnej w przestrzeni adresowej procesora. Drugie łącze pozwala ominąć mostek północny i adresowanie procesora i dostać się bezpośrednio do pamięci zarezerwowanej wyłącznie dla GPU.

W poprzednim artykule o Trinity mówiliśmy o unifikacji przestrzeni adresowej GPU i CPU. Choć całkowite połączenie przestrzeni adresowych nastąpi dopiero w przyszłych generacjach APU, pierwszy krok w tym kierunku został już wykonany. Mowa o IOMMU v2 – ulepszonej jednostce tłumaczącej adresy w przestrzeni wejścia-wyjścia na adresy fizyczne w RAM-ie. IOMMU pozwala teraz urządzeniom w tej przestrzeni na bezpośredni dostęp do pamięci operacyjnej. To usprawnienie powinno znacznie polepszyć wydajność w wirtualizacji tych urządzeń.

Kontroler wyjść obrazu

Ze zdjęcia jądra dowiedzieliśmy się już parę miesięcy temu, że Trinity będzie obsługiwać trzy monitory. A będzie jeszcze lepiej, choć na zdjęciu trudno to zauważyć. Otóż wbudowano cztery kontrolery obrazu, ale jeden z nich nie ma własnego generatora sygnału zegarowego. To znaczy, że trzy wyświetlacze można podłączyć bezpośrednio do APU, a czwarty – do jednego z tych trzech, przy użyciu powielacza DisplayPort. Starsze interfejsy LVDS FPD oraz analogowy VGA są dostępne tylko z mostka A70M.

4