artykuły

Intel Core i3, Core i5 oraz H55 i H57 wespół w zespół – pierwsze procesory 32 nm przy akompaniamencie Intel HD Graphics

Intrygująca platforma Intela

119
7 stycznia 2010, 13:00 Mateusz Brzostek, Tomasz Jadczak

Testy syntetyczne – Sandra

Zaczęliśmy od testów syntetycznych w Sandrze 2009:

 

 

 

 

W testach arytmetyki stało- i zmiennoprzecinkowej Core i5-661 nawiązuje równą walkę z czterordzeniowymi Core 2 Quad. Core i3-530 jest prawie tak szybki jak najwolniejszy czterordzeniowiec w teście, za to sporo szybszy od obu trójrdzeniowców. W obliczeniach multimedialnych jest już słabiej: Core i3-530 zamyka stawkę, pokonany przez niżej taktowane trójrdzeniowce AMD.

Następnie sprawdziliśmy wydajność podsystemu pamięci. 

 

 

Myślicie, że to kiepski żart? Nie, to Clarkdale. Przepustowość pamięci jest wyższa tylko od starej platformy LGA775, a opóźnienie w dostępie bije nowy rekord długości. Po zadziwiającym kontrolerze pamięci w Bloomfieldach (Core i7-900) i nieco wolniejszym w Lynnfieldach (Core i7-800, i5-700) Intel zrobił krok do tyłu. Gdy trzy miesiące temu pisaliśmy „Niezbędnik maniaka”, mieliśmy już mocne przypuszczenia co do podsystemu pamięci w nowych procesorach. Chciałoby się powiedzieć: „A nie mówiłem?!”. Przypomnijmy, o co chodzi. Kontroler pamięci w Clarkdale'u znajduje się w części graficznej (Ironlake). Część procesorowa (Hillel) jest połączona z częścią graficzną łączem QPI (które Intel nazywa enigmatycznie: MCP Interface – Multi-Chip Package Interface). Na zdjęciu rdzenia wyraźnie widać strukturę identyczną jak interfejs QPI w rdzeniu Bloomfield. CPU-Z i BIOS-y płyt głównych podają nam taktowanie QPI 3200 MT/s w przypadku procesora Core i5-661. Łącze QPI o pełnej szerokości i takim taktowaniu ma maksymalną przepustowość 12,8 GB/s w jednym kierunku, co nie do końca przypadkowo jest akurat bliskie zmierzonej przez nas przepustowości pamięci Core i5-661. Jeśli cofniecie się o dwie strony, to zobaczycie, że Core i3-530 ma domyślne taktowanie QPI równe 2933 MHz, co daje maksymalną teoretyczną przepustowość ok. 11,73 GB/s w jednym kierunku i pokrywa się ze zmierzoną wartością. Zmierzyliśmy przepustowość pamięci przy różnym taktowaniu QPI i zaobserwowaliśmy wyraźne skalowanie:

Mimo to „anatomia” kontrolera pamięci w Clarkdale'ach wciąż nie jest jasna. Jądro Ironlake jest bardziej podobne do linii chipsetów P35/P45 niż do części uncore Bloomfielda/Lynnfielda. To sugerowałoby, że kontroler pamięci jest jakąś pochodną kontrolera z platformy LGA775. Z drugiej strony tamten kontroler nie byłby w stanie osiągnąć nawet takiej przepustowości. Podczas testów zaobserwowaliśmy szereg innych dziwnych zachowań kontrolera pamięci. Na przykład opóźnienie CL (ang. Cycle Latency – czas w cyklach od wystawienia przez kontroler adresu na magistralę adresową do otrzymania danych spod tego adresu), mimo że dawało się zmieniać w BIOS-ie, najczęściej ustawiało się na zupełnie inną wartość, zależną od mnożnika pamięci. I tak przy mnożniku ×5 (DDR3-1333) CL wynosiło zawsze 8, niezależnie od ustawionej wartości. Przy mnożniku ×4 CL ustawiało się na 9. Oczywiście mogło to być skutkiem jakiegoś błędu we wczesnej wersji BIOS-u, ale powtarzało się na dwóch różnych płytach głównych. Ponadto podczas podkręcania platformy okazało się, że osiągnięcie taktowania pamięci powyżej DDR-1800 jest trudne. Przy podnoszeniu BCLK powyżej 180 MHz pozostają nam mnożniki ×4 i ×3. Wszystko to zaczyna przypominać „kulturę działania” chipsetów 965P, P35 i P45. Jedno jest pewne: w miarę jak coraz więcej użytkowników będzie się zajmowało podkręcaniem tej platformy, a producenci płyt będą ulepszać BIOS-y, dowiemy się jeszcze bardzo wielu istotnych rzeczy o kontrolerze pamięci w Clarkdale'ach.

Można by sobie zadać pytanie: po co. Czemu pozbawiono Clarkdale'a jednego z największych atutów architektury Nehalem: zintegrowanego kontrolera pamięci? Intel unika oficjalnej odpowiedzi na to pytanie. Nieoficjalnie padają różne wytłumaczenia: że reszta przepustowości zostanie wykorzystana przez zintegrowany układ graficzny; że dwurdzeniowy procesor i tak nie potrzebuje więcej; że utrata wydajności jest niewielka, a spadek kosztów produkcji – spory. W końcu Intel ma w tej chwili tylko jedną fabrykę produkującą układy 32 nm (D1C/D1D w Oregonie w Stanach Zjednoczonych). Z perspektywy producenta rozsądnie jest w najbardziej zaawansowanym procesie produkować tylko najważniejsze części procesora, a w fabrykach przystosowanych do starszego procesu 45 nm – jak najwięcej pozostałych układów. Fabryki 45 nm muszą przecież coś robić, zanim zostaną przestawione na produkcję 32 nm. Być może wszystkie te wytłumaczenia są prawdziwe, ale i tak rozwiązanie z kontrolerem pamięci w oddzielnym jądrze, połączonym przez QPI, nie jest eleganckie i nie budzi zaufania.

4