Intel P35 Express - chipset, DDR3 i pierwsze płyty

Spis treści

P35 – prawie nic nowego

„Prawie” robi jednak ogromną różnicę – układ Bearlake przynosi ze sobą praktyczną implementację rozwiązania, które stanie się obowiązującym standardem w konstrukcji komputerów PC dopiero za rok, a może jeszcze później.

W układzie MCH (Memory Control Hub) chipsetu P35 Express na pierwszy rzut oka nie widzimy szczególnych „wodotrysków” – ot, konwencjonalny mostek północny, z 16-liniowym interfejsem PCI Express. Tyle tylko, że oficjalnie przystosowany do pracy z szyną FSB o efektywnym taktowaniu 1333 MHz, ale przecież jest to oczywiste wobec faktu, że już za kilka tygodni na rynek trafią pracujące z takim taktowaniem szyny procesory Core 2 z serii E6x50. Konieczność taktowania istniejących płyt powyżej oficjalnej specyfikacji byłaby nie do przyjęcia, więc musiał się pojawić nowy mostek północny... Ale gdzież ta przełomowa nowość?

Interfejs pamięci układu Bearlake składa się z dwóch 64-bitowych szyn, z których każda jest w stanie obsłużyć po dwa moduły pamięci DDR2 albo również po dwa – DDR3. Jest to pierwsza zrealizowana na skalę masową implementacja pamięci DDR3 w architekturze komputerów PC. Warto zapamiętać użyte wyżej słowo albo – układ nie ma dwóch niezależnych kontrolerów pamięci, osobno DDR2 i osobno DDR3, nie daje więc możliwości równoczesnego stosowania modułów obydwu typów. Czy 1066-megahercowe pamięci DDR3 przynoszą ze sobą wyższą wydajność?

O DDR3 za chwilę, wróćmy jeszcze do chipsetu, teraz koncentrując się na jego mostku południowym, czyli ICH9/ICH9R. Obfitość wszystkiego – 12 portów USB 2.0, 10 portów SATA, z czego cztery zewnętrzne (eSATA), 6 jednoliniowych portów PCI Express, gigabitowy Ethernet i dźwięk High Definition Audio, ale czegoś tu chyba brakuje? Oczywiście równoległego portu ATA, który będzie niezbędny jeszcze przez pewien czas, dopóki producenci napędów optycznych nie dojrzeją do tego, by standardowym interfejsem tej klasy sprzętu stało się SATA. Na razie zdecydowana większość napędów optycznych dostępnych na rynku wciąż wyposażona jest w interfejs Parallel ATA, a ilościowe wyrównanie pomiędzy PATA i SATA spodziewane jest dopiero pod koniec bieżącego roku.

Producenci płyt głównych z układem ICH9 zmuszeni są więc do stosowania w swoich konstrukcjach dodatkowego układu, obsługującego PATA. Prawdę mówiąc, znamy to już z poprzedniego układu mostka południowego, ICH8, również pozbawionego PATA. I bardzo trudno oprzeć się wrażeniu, że konstruktorzy chipsetów Intela zbyt daleko wybiegli „przed orkiestrę”, bo chociaż rozwiązanie powinno napędzać postęp i przyspieszać przejście na interfejs SATA, w praktyce prowadzi jedynie do niepotrzebnego podniesienia kosztów produkcji płyt, które trzeba wyposażać w dodatkowe układy obsługujące interfejs PATA.