Na początek garść powszechnie znanych faktów historycznych. Prace projektowe nad procesorem Cell rozpoczęto w marcu 2001 roku, kiedy to firmy IBM, Toshiba oraz Sony podjęły współpracę w ramach aliansu STI. Stworzenie pierwszej funkcjonalnej implementacji zajęło cztery lata, a całe przedsięwzięcie przeprowadzono w Austin w Teksasie, korzystając z centrum projektowego STI Design Center. Jak twierdził wówczas Peter Hofstee z IBM, jeden z głównych architektów jednostki, całkowity budżet wyniósł blisko 400 mln dolarów. Nawet bez uwzględnienia inflacji jest to iście bajońska suma, co dobitnie świadczy o tym, jak ogromne nadzieje pokładano w projekcie. A założenia były wyjątkowo odważne, dążono bowiem do stworzenia mikroarchitektury o możliwie szerokim spektrum zastosowań. IBM pragnął efektywnych energetycznie serwerów, Toshiba – dekodera wideo dla wyłaniających się zza horyzontu HDTV, a Sony – wysokowydajnego procesora do gier.

Karta transkodująca WinFast PxVC1100 – jeden z nielicznych przykładów konsumenckiego wykorzystania mikroarchitektury Cell poza PlayStation 3
Karta transkodująca WinFast PxVC1100 – jeden z nielicznych przykładów konsumenckiego wykorzystania mikroarchitektury Cell poza PlayStation 3

Dzisiaj wiemy, że Cell tak imponującej kariery nie zrobił, szczególnie w sektorze konsumenckim. Nie licząc PlayStation 3, rewolucyjny, wydawałoby się, procesor znalazł się tylko w kilku telewizorach marki Toshiba jako CEVO-Engine (seria ZL1) i równie skromnej liczbie kart rozszerzeń PCI-E przyspieszających transkodowanie H.264 i MPEG-2, na przykład WinFast PxVC1100. Swoją drogą, w tym przypadku tak naprawdę korzystano ze SpursEngine, mocno okrojonej wersji Cella z dołączonymi sprzętowymi koderami i dekoderami wymienionych formatów (ale o tym za moment). Na myśl przychodzą jeszcze tylko moduły serwerowe Sony BCU-100 oraz IBM BladeCenter QS20, QS21 i QS22. Również tu jednak tkwi mały kruczek, bo ostatnie z wyszczególnionych rozwiązań w istocie jest oparte na układzie PowerXCell 8i, czyli wariancie o zwiększonej wydajności obliczeń zmiennoprzecinkowych podwójnej precyzji z kontrolerem DDR2, a nie – jak w pierwotnym modelu – XDR. Także do tej kwestii wrócimy za chwilę.