Technologie i wydarzenia
Artykuł
Mateusz Brzostek, Środa, 6 sierpnia 2014, 08:08

Już z tysiąc razy przepowiadano koniec obowiązywania prawa Moore'a i kres możliwości litografii. Tradycyjne metody produkcji, choć z coraz większym trudem, wciąż są rozwijane. Tymczasem ze sfery koncepcji i prototypów do krainy komercyjnej opłacalności powoli przedostaje się przełomowa technika: łączenie jąder krzemowych w trzech wymiarach. Ten pomysł już sprowokował wielu badaczy do ukucia sloganu More than Moore (ang. „Więcej niż Moore”). Ma to oznaczać, że przemysł półprzewodnikowy nie będzie musiał polegać, jak do tej pory, na postępach w tradycyjnej litografii, żeby zwiększyć funkcjonalność i wydajność mikroukładów. Przyjrzyjmy się, jak będą powstawać mikroprocesory ery post-Moore.

Dzisiejsze układy scalone wytwarza się w technice litograficznej. Weźmy na przykład desktopowy procesor Haswell: proces zaczyna się od odpowiednio przygotowanego krzemowego wafla, czy też okrągłej płyty o średnicy do 30 cm i grubości poniżej milimetra (0,775 mm). Wafle są kupowane od zewnętrznej firmy, która przygotowuje je zgodnie z ustalonym wcześniej standardem.

Litografia to obróbka powierzchni; powierzchnia wafla jest najważniejsza, a grubość ma znikome znaczenie. Po prostu większe wafle muszą być nieco grubsze, żeby nie łamały się zbyt łatwo.

W pierwszych etapach na powierzchni wafla formuje się najistotniejsze, najmniejsze elementy: tranzystory. Na przemian usuwając i dodając materiał, tworzy się wszystkie półprzewodnikowe elementy układu scalonego w jednej płaszczyźnie. Potem w kolejnych, równoległych warstwach dodaje się labirynt metalowych połączeń.

Efektem jest wafel krzemowy pokryty z jednej strony elementami aktywnymi i połączeniami; tylko niewielka część jego grubości jest wykorzystywana. Druga strona wafla jest pusta.

Cały obszar przedstawiony na powyższym przekroju ma grubość zaledwie ok. 2 µm (mikrometrów, a więc 2000 nm albo 0,002 mm), czyli około 1/400 grubości całego krzemowego wafla. A jak to wygląda w nieco większej skali? Następne zdjęcie pokazuje przekrój kości pamięci DDR3 zamontowanej na jednej ze starszych kart graficznych. Wszystkie tranzystory i metalowe połączenia mają w tej skali grubość mniej niż jednego piksela. Jądro Jądrem nazywamy pojedynczy funkcjonalny kawałek krzemu. jest obrócone aktywną stroną do dołu (musi być połączone z laminatem).

Choć tranzystory mają bardzo istotną przestrzenną strukturę (szczególnie FinFET-y), to wszystkie są położone obok siebie w jednej płaszczyźnie. Projektowanie mikroukładów jest absolutnie podporządkowane tej dwuwymiarowości.

Przy układaniu obwodów logicznych w schemat prostokątnego jądra projektanci muszą brać pod uwagę szereg ograniczeń, które z tego wynikają. Na przykład obwody przekazujące sobie dane muszą być blisko siebie, na ogół stykać się bokami, żeby łatwo było przeprowadzić połączenia między nimi w warstwach metalowych. Interfejsy wejścia-wyjścia umieszcza się na krawędziach układu, bo potrzebują dużo miejsca (analogowe elementy i wysokonapięciowe tranzystory są po prostu duże).

No i wreszcie powierzchnia układu ogranicza ogólną liczbę połączeń, jakie można do niego poprowadzić. Na przykład mostek południowy ma stosunkowo niewiele obwodów logicznych, ale bardzo dużo wejść i wyjść. Przeniesienie go w niższy proces technologiczny spowodowałoby znaczne zmniejszenie obwodów logicznych, wtedy jednak na powierzchni układu mogłoby zabraknąć miejsca na wyprowadzenie sygnałów na płytę główną. To jeden z powodów, dla których chipsety produkuje się w starszej technologii niż procesory.

W trzeci wymiar

W 1985 roku noblista Richard Feynman w wykładzie „Computing Machines in the Future” przewidział i zanalizował nieuniknioną potrzebę rozszerzenia konstrukcji półprzewodników w trzy wymiary. W tamtych latach przewidywano, że jeden układ logiczny powinien składać się z więcej niż jednej płaszczyzny tranzystorów. Prowadzono wiele badań w tym kierunku; Intel prawie 10 lat temu testował eksperymentalne dwuwarstwowe jądro Pentium IV, a dziś firma Tezzaron próbuje wypromować wielowarstwową pamięć typu RAM. Jedna warstwa takiego układu nie spełnia żadnej przydatnej funkcji; dopiero po złożeniu układ zaczyna działać jak należy.

Ale postęp techniczny zaprowadził tę branżę do drugiej metody wykorzystania trzeciego wymiaru. Zaczęło się od potrzeby zintegrowania wielu popularnych układów scalonych na jak najmniejszej przestrzeni. Od kilku lat powszechnie stosuje się technikę package-on-package (obudowa na obudowie), w której na jednym układzie umieszcza się inny, korzystając z tradycyjnych technik.

Package-on-package (PoP) to rozwiązanie proste i tanie. Oba układy pakuje się tradycyjnymi metodami w obudowy podobne do tej przedstawionej na przekroju powyżej, co nie wymaga specjalnych narzędzi ani materiałów. Oba układy funkcjonują samodzielnie, więc można je osobno przetestować. Przy lutowaniu płyty drukowanej po prostu ustawia się je jeden na drugim i podgrzewa jak zwykle.

Technika PoP jest bardzo popularna; prawdopodobnie w Twoim smartfonie pamięć jest ustawiona na procesorze.

To jednak nie wystarcza; oprócz oszczędności miejsca nie ma prawie żadnych korzyści. Funkcjonalność jest ta sama, wydajność – podobnie, a na dodatek PoP można stosować tylko w przypadku niskoenergetycznych układów, z których nie trzeba odprowadzać dużo ciepła.

Dlatego zrodził się pomysł zintegrowania dwóch układów na poziomie nie obudowy, lecz samych krzemowych jąder. Dwa układy byłyby połączone bardzo krótkimi ścieżkami, których produkcja może być tak samo precyzyjna jak produkcja samych tranzystorów i warstw metalowych. Na tej samej powierzchni mieści się wtedy znacznie więcej połączeń. Przesyłanie danych na niewielką odległość wymaga znacznie mniej energii. Ale przecież jądra pakuje się w duże obudowy właśnie po to, żeby dało się je do czegoś podłączyć. Poza tym aktywna jest tylko jedna strona jądra; jeśli połączymy ją z aktywną stroną drugiego, to jak połączyć to wszystko z płytą drukowaną i resztą urządzenia?

Ocena artykułu:
Ocen: 22
Zaloguj się, by móc oceniać
CarboniX (2014.08.06, 09:52)
Ocena: 12

0%
Zacny artykuł. Czytało się z zaciekawieniem ;)
mocu1987 (2014.08.06, 10:11)
Ocena: 7

33%
Kris194 @ 2014.08.06 10:09  Post: 772607
Tutaj mowa o pamięci a gdzie tu procesory, układy GPU. Krzem się kończy czy producenci tego chcą czy nie. Nawet Intel zwolnił ostatnio z procesem technologicznym.

Zwolnił bo od dawna walczy sam ze sobą. Nieopłacalne jest gonić samego siebie.
taith (2014.08.06, 10:30)
Ocena: 3

0%
w standardowych procesorach problem ciepła pozostaje
do produkcji w 3D trzeba by było użyć CPU o bardzo dobrej wydajności, nie nagrzewające się, co jest bardzo trudne
Adi-C (2014.08.06, 10:32)
Ocena: 18

0%
Świetny artykuł! Człowiek czyta i czuje że pisała to osoba znająca się na rzeczy :thumbup:
Wiele fajnych ciekawostek, również na gifowatych ilustracjach. Np. krzem gpu jest położony 'tą tranzystorową stroną' 'do dołu', w stronę laminatu? Myślałem że do góry, w stronę radiatora.
Albo te przekładki, nie wiedziałem w ogóle że używa się takich rzeczy ani że jest z nimi trochę problemów.

Tak czy owak, stacking zapowiada się rewelacyjnie, jak dobrze pójdzie to w grafikach zobaczymy to w działaniu już w 2016, tak przynajmniej zapowiadała nv. Samsung ostatnio wydał stackowane ssd, i zamiata toto pomimo starego procesu poszczególnych warstw. Niedługo będzie cpu+nałożone gpu+stackowany na to ram+ na czubek jeszcze ssd :E I rurki po przekątnych z chłodzeniem wodnym. Komputer w chipie.
Zaloguj się, by móc komentować
Artykuły spokrewnione
Facebook