ATI Radeon HD 2900 XT - wreszcie jest!

Dostarczyć danych!

Warunkiem pełnego wykorzystania potencjału obliczeniowego 64 procesorów SPU jest dostarczenie im odpowiedniej ilości danych wejściowych i płynny odbiór danych wyjściowych. Służy temu system pamięci cache, stosowanych praktycznie wszędzie tam, gdzie występuje intensywny przepływ danych. Równocześnie jednak niektóre typy danych są wstępnie obrabiane przed dostarczeniem ich do SPU. Tak jest na przykład z teksturami.

Każda z czterech jednostek tekstur, obsługująca blok 16 procesorów SPU, jest w stanie w jednym cyklu zaadresować osiem tekstur, pobrać dwadzieścia próbek i przefiltrować dwuliniowo jedną 64-bitową wartość (filtracja 4-liniowa wymaga dwóch cykli). Warto zwrócić uwagę na wielkość pamięci cache należących do jednostek teksturujących – cache L2 w modelu HD 2900 ma pojemność 256 KB, w HD 2600 – 128 KB. Najniższy model, HD 2400, ma tylko cache L1.

Odbiorem danych wyjsciowych z procesorów SPU zajmują się bloki końcowego renderingu. Każdy z nich jest w stanie w jednym cyklu zegara przetestować osiem pikseli z buforem Z i szablonów, na tej samej liczbie dokonywane są operacje zamglenia lub przezroczystości. Programowalny układ MSAA umożliwia realizację dostosowanego antyaliasingu (Custom Filter AA). Oczywiście układ obsługuje już formaty danych przewidziane dla DirectX 10, jak np. 128-bitowy format pikseli czy format FP 11:11:10.

Ale pamięci cache, nawet o dużej pojemności, nie rozwiązują na dłuższą metę komunikacji GPU z pamięcią RAM. 512-bitowa zewnętrzna szyna RAM, pracująca w trybie GDDR4, zapewnia co prawda wystarczającą przepływność danych, ale... jak je rozprowadzić po wszystkich jednostkach?

W R600 zastosowano wewnętrzną pierścieniową magistralę pamięci, podobną do tej, jaką znamy z Xenosa czy Radeonów serii X1000. Jest ona jednak znacznie udoskonalona w stosunku do pierwowzorów. Pozwala na utworzenie ośmiu niezależnych, 64-bitowych kanałów transmisyjnych. 512-bitowa szyna zewnętrzna jest podzielona na osiem 64-bitowych segmentów, co w pewnym sensie pasuje do architektury szyny. Jednak najważniejszym elementem szyny jest „przystanek” (bus stop) – każdy z czterech zapewnia dostęp do dwóch 64-bitowych segmentów RAM. Magistrala pierścieniowa zapewnia dużo lepszą płynność przepływu danych pomiędzy GPU a pamięcią RAM niż stosowany we wcześniejszych konstrukcjach zespół przełaczników krzyżowych, jest również łatwiej skalowalna, szczególnie w dół, kiedy wystarczy likwidować kolejne przystanki. A skalowaność w dół jest istotna...