Przyszłość według (nie tylko) Intela

Spośród nowości, zapowiedzianych na rok 2007, najwieksze chyba zainteresowanie budzi perspektywa wprowadzenia do produkcji układów w 45-nanometrowym wymiarze technologicznym oraz nowa architektura procesorów Intela, oznaczona kodową nazwą Nehalem. Zacznijmy więc od tej ostatniej.

Nehalem - architektura jądra

O architekturach Core i Core 2 nie będziemy dyskutować – zostały przedstawione na naszych łamach jakiś czas temu, a obecnie Core 2 jest najatrakcyjniejszym na rynku procesorem x86. Co dalej?

Architektura Core 2 będzie kontynuowana również w chwili planowanego na 2007 rok przejścia na wymiar technologiczny 45 nm. Obecnie 45-nanometrowa edycja Core 2 Duo nosi kodową nazwę Penryn. Wraz z nią kontynuacji doczeka się konstrukcja „quad core – dual die”, znana z obecnego układu Kentsfield. Następca Kentsfielda, obdarzony obecnie nazwą Yorktown, będzie składał się z dwóch kostek 45-nanometrowego Core 2 Penryn, z pamięciami cache L2 o pojemności 6 MB. Taką samą pamięć cache otrzymają wyższe modele 45-nanometrowych Core 2 Duo. Ale 45-nanometrowy Core 2 będzie już prawdopodobnie ostatnim wcieleniem tej bardzo udanej architektury – w 2008 roku ma debiutować nowa, obdarzona kryptonimem Nehalem.

Nehalem, podobnie jak Core 2, łączy w sobie najbardziej udane elementy architektur NetBurst i Core z całkiem nowymi jak na Intela rozwiązaniami. Zanim jednak przejdziemy do tych nowości, popatrzmy na to, co przyniesie nam jądro Nehalem. Jego konstrukcja ma zapewnić zwiększenie współczynnika IPC (Instructions Per Clock), już i tak bardzo wysokiego w przypadku Core 2. Można się więc spodziewać zwiększenia liczby jednostek wykonawczych. Których jednostek przybędzie? Na razie nie wiemy. Wiemy jednak, że zadbano o ich należyte wykorzystanie, również w sytuacjach gdy struktura kodu nie pozwala na równoległe wykonywanie instrukcji. W takich przypadkach wkracza do akcji współbieżna wielowątkowość – wolne jednostki wykonawcze zostają wykorzystane na potrzeby innego wątku.

Znowu HyperThreading?

Przecież w przypadku Pentium 4 dawał on co najwyżej minimalny zysk wydajności, a w wielu aplikacjach wręcz ją obniżał! No cóż – w architekturze NetBurst współbieżna wielowątkowość była nieco przedwczesna, a i sama architektura do niej nie pasowała. Ten procesor miał po prostu zbyt mało jednostek wykonawczych, w wyniku czego HyperThreading poprawiał co prawda ich wykorzystanie, ale równocześnie powodował rywalizację pomiedzy wątkami o dostęp do tych jednostek. W wyniku tej rywalizacji w niektórych programach, zamiast poprawy wydajności otrzymywaliśmy jej stratę. Zauważmy jednak że, w odróżnieniu od NetBurst, już architektura Core 2 pozwala na upakowanie w jednym cyklu czterech operacji zamiast dwóch. Prawdopodobieństwo rywalizacji pomiędzy wątkami spada więc dwukrotnie, za to również dwukrotnie rośnie średni efektywny współczynnik IPC. Upraszczając można więc oszacować, że strata wydajności w przypadku rywalizacji dwukrotnie zmaleje, za to zysk wydajności wtedy, gdy wątki nie będą rywalizować ze sobą, dwukrotnie wzrośnie. To oczywiście uproszczona teoria, ale jeśli dodamy do tego bardzo efektywny system niekolejnego wykonywania operacji, dużo skuteczniejszy niż w Pentium 4, nietrudno dojść do wniosku, że HyperThreading w nowej generacji procesorów Intela jest jak najbardziej na miejscu.

Nehalem – natywne quad core

Każdy z czterech rdzeni Nehalem będzie wyposażony we własny system pamięci cache L1, oczywiście osobnych dla kodu i danych. Natomiast pamięć cache L2 jest wspólna dla wszystkich czterech jąder. Czy dostęp do niej nie stanie się wąskim gardłem procesora w sytuacji, gdy pamięci podręczne pierwszego poziomu są stosunkowo niewielkie? Można przypuszczać (to już nasza spekulacja), że w układzie Nehalem zostanie zastosowany wielodrogowy dostęp do cache L2, pozwalający na równoczesny zapis i odczyt z przynajmniej dwóch adresów. Intel dysponuje gotowym takim rozwiązaniem – zastosowano je w serwerowym układzie Tulsa do komunikacji poszczególnych rdzeni z cache L3. W połaczeniu z systemem niekolejnego wykonywania operacji na pamięci, jaki znamy z Core 2, system taki całkowicie eliminowałby potencjalne wąskie gardło komunikacji z pamięcią cache L2.

Nehalem – wbudowany interfejs RAM

Brak wbudowanego interfejsu pamięci jest przez wielu uważany za największą wadę obecnej konstrukcji Core 2 Duo. Zarzutu tego nie potwierdzają wyniki testów – pracujący z 1066-megahercową szyną Core 2 Duo dysponuje takim samym pasmem przepływności pamięci jak rywal z wbudowanym kontrolerem RAM, przy takich samych opóźnieniach przesłań danych. W C2D wbudowany interfejs RAM nie był więc jeszcze niezbędny. Sytuacja ulega jednak zmianie w przypadku konstrukcji Quad Core i... Intel zdecydował, że Nehalem zostanie wyposażony we wbudowany sterownik pamięci RAM. Nie do końca wiadomo obecnie, czy będzie to interfejs DDR3, czy też, co byłoby chyba korzystniejsze dla użytkowników, „dwusystemowy” kontroler DDR2/DDR3.

Wbudowany interfejs pamięci pozwala na eliminację szyny FSB, jednak złożona z RAM i procesora jednostka centralna musi mieć możliwość komunikacji z peryferiami. W procesorze Nehalem będzie to realizowane przy użyciu pakietowego interfejsu szeregowego, podobnego w ogólnym zarysie do stosowanego przez AMD HyperTransportu. O szczegółach tego interfejsu nie wiemy na razie na tyle dużo, by je tutaj omawiać, warto jednak zauważyć, że jego zastosowanie, w połaczeniu z wbudowanym kontrolerem pamięci RAM, wiąże się z koniecznością wyposażenia procesora w przełącznik krzyżowy, umożliwiający dostęp urządzeń peryferyjnych do pamięci RAM. Skądś to znamy?

Wbudowany kontroler pamięci i nowy interfejs systemowy wiążą się, w sposób oczywisty, ze zmianą podstawki procesora. Nowa podstawka otrzymała już nazwę Socket B.

Bloomfield – Nehalem dla mas

Do zastosowania w komputerach PC klasy desktop na początek architektura Nehalem trafi w postaci procesora o kodowej nazwie Bloomfield. Wspólna dla czterech rdzeni pamięć cache L2 tego układu ma mieć pojemność 8 MB, zaś moc TDP ma zawierać się w granicach 130 W. Według niepotwierdzonych pogłosek układ ma pracować z zegarem o częstotliwości 4 GHz, jednak nie wydaje nam się to bardzo prawdopodobne – w 45-nanometrowej technologii Intel wprowadził zmiany, które mogą ograniczyć potencjalny zakres częstotliwości zegara. Jakie?